

PROGRAM DEBUGGING SYSTEM FOR ROM

Publication number: JP2001265620 (A)

Publication date: 2001-09-28

Inventor(s): HAYASHI HIDEKI

Applicant(s): KYOCERA CORP

Classification:

- International: G06F11/28; G06F11/28; (IPC1-7): G06F11/28


- European:

Application number: JP20000080416 20000322

Priority number(s): JP20000080416 20000322

Abstract of JP 2001265620 (A)

PROBLEM TO BE SOLVED: To set a software breakpoint in a ROM area. **SOLUTION:** In this system provided with a ROM storing a program, a RAM storing at least a memory management table and the program code of the ROM area, a memory management device provided with a logical/physical address conversion function for managing the storage data of the ROM and the RAM and a control means, by writing the change instruction of program control inside the RAM area corresponding to the ROM area storing the program by the control means and setting an execution address to the RAM by using the logical/physical address conversion function of the memory management device, the software breakpoint is set in the ROM area.



Data supplied from the esp@cenet database — Worldwide

(19)日本特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-265620

(P2001-265620A)

(43)公開日 平成13年9月28日 (2001.9.28)

(51)Int.Cl'

G 06 F 11/28

識別記号

3 1 5

F I

C 06 F 11/28

ターマー (参考)

3 1 5 A 5 B 0 4 2

審査請求 未請求 請求項の数1 O L (全3頁)

(21)出願番号

特願2000-80416(P2000-80416)

(71)出願人 000006633

京セラ株式会社

京都府京都市伏見区竹田烏羽殿町6番地

(22)出願日

平成12年3月22日 (2000.3.22)

(72)発明者 林 秀樹

三重県度会郡玉城町野篠字又兵衛704番地

19 京セラ株式会社三電工場内


Fターム (参考) 5B042 G013 G025 G033 G038 H0105
H025 L002

(54)【発明の名称】 ROMのプログラムデバッグ方式

(57)【要約】

【課題】 ROM領域にソフトウェアブレークポイントの設定を可能にすること。

【解決手段】 プログラムを記憶したROMと、少なくもメモリ管理テーブル及び前記ROM領域のプログラムコードを格納したRAMと、前記ROM及びRAMの記憶データを管理し、論理・物理アドレス変換機能を有するメモリ管理装置と、制御手段とを有するシステムにおいて、前記制御手段により前記プログラムを格納したROM領域に対応する前記RAM領域内に、プログラム制御の変更命令を書き込み、前記メモリ管理装置の論理・物理アドレス変換機能を用いて、実行アドレスを前記RAMに設定することにより、ROM領域にソフトウェアブレークポイントを設定することを可能にした。



【特許請求の範囲】

【請求項1】プログラムを記憶したROMと、少なくもメモリ管理テーブル及び前記ROM領域のプログラムコードを格納したRAMと、前記ROM及びRAMの記憶データを管理し、論理・物理アドレス変換機能を有するメモリ管理装置と、制御手段とを有するシステムにおいて、前記制御手段により前記プログラムを格納したROM領域に対応する前記RAM領域内に、プログラム制御の変更命令を書き込み、前記メモリ管理装置の論理・物理アドレス変換機能を用いて、実行アドレスを前記RAMに設定することにより、ROM領域にソフトウェアブレークポイントを設定することを可能にしたことを特徴とするROMのプログラムデバッグ方式。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、インサーキットエミュレータ（ICE）等を用いないでプログラムのデバッグを行なう方式に関するものである。

【0002】

【従来の技術】従来のプログラムデバッグ方式の一つとしてソフトウェアブレークポイントデバッグ方式がある。このソフトウェアブレークポイントデバッグ方式は、スイッチポイントを設定したいプログラム命令を、プログラム制御を変更するための命令、たとえば割り込みを発生させる命令（トラップ命令）に、一時的に置き換える手段をとっていた。

【0003】この方式によれば、ブレークポイントを設定する領域は、RAM領域に展開したプログラムに限られてしまうので、ROM領域にソフトウェアブレークポイントを設定することは物理的に実施することができなかつた。

【0004】たとえば、特開9-288598号公報に記載された内容によれば、ROM上のプログラムをターゲットとして、マネージャによって、該プログラムのプロセスの予め設定したスイッチポイントから、スイッチテーブルを参照して、プログラムのプロセスがデバッガのプロセスに制御移行され、ROM上のプログラムがデバッガされ、またスイッチテーブルを管理するテーブルマネージャにより、デバッガの対象となるプログラムを切換え、対応するスイッチテーブルを参照して、プログラムのプロセスがデバッガのプロセスに制御移行され、ROM上の異なる複数のプログラムをデバッガすることが可能になることが提案されている。

【0005】

【発明が解決しようとする課題】しかしながら、この方式によると、プログラムを実行する都度、参照テーブルを比較する動作に多くの時間を要する。さらに、所定のブレークポイントとなるスイッチポイントを予めプログラム命令の中に埋め込む方式のため、ROM作成後に任意の位置にスイッチポイントを設定することが困難であ

った。また、プログラム命令の中に、スイッチポイントを必要数埋め込むことを前提とする方式のため、ROM容量が極めて増大し、その結果、トータルプログラムサイズが増大し、設計の自由度が束縛される結果をもたらしていた。

【0006】本発明の目的は、かかる問題点を解決したプログラムデバッグ方式を提案することにある。

【0007】

【課題を解決するための手段】上記課題を解決するため、本発明は、プログラムを記憶したROMと、少なくもメモリ管理テーブル及び前記ROM領域のプログラムコードを格納したRAMと、前記ROM及びRAMの記憶データを管理し、論理・物理アドレス変換機能を有するメモリ管理装置と、制御手段とを有するシステムにおいて、前記制御手段により前記プログラムを格納したROM領域に対応する前記RAM領域内に、プログラム制御の変更命令を書き込み、前記メモリ管理装置の論理・物理アドレス変換機能を用いて、実行アドレスを前記RAMに設定することにより、ROM領域にソフトウェアブレークポイントを設定することを可能にした。

【0008】【発明の詳細な説明】メモリ管理装置を有するシステムで、メモリ管理テーブル制御手段を有するシステムにおいて、ROM領域に該当するRAM領域内に、プログラム制御を変更するための命令を書き込み、メモリ管理装置の論理・物理アドレス変換機能を用いて、実行アドレスをRAMに設定することにより、ROM領域にソフトウェアブレークポイントを設定することを可能にしたことを特徴とするプログラムデバッグ方式。

【0009】

【発明の実施の形態】本発明の実施形態を図1、図2を参照して説明する。

【0010】図1は、本発明の実施形態を示す説明図である。図2は、本実施形態の動作を説明するための説明図である。


【0011】図1において、1はデバッグの対象となるプログラムが格納されているリードオンリーメモリ（以下ROMという）であり、このプログラム中にデバッガを起動するポイントとなるべき命令が含まれている。2は、ROM1内のプログラム命令を格納している形式を示しており、アドレスに対応したプログラムがアドレス順に格納されている様子を示す。また、3はプログラム及びメモリ管理装置（MMU）が使用するメモリ管理テーブルを格納するランダムアクセスメモリ（RAM）である。4は、本実施形態の必須の条件であるメモリ管理装置（MMU）であり、セントラルプロセッsingユニット（CPU）5の指示により、ROM1内に又はRAM3内のアドレスを制御するものであり、後述のプログラム領域コピー手段7、ブレークコード制御手段8、アドレス変換テーブル制御手段9を構成する。

【0012】CPU5がROM1に格納されているプログラムのアドレスを元に読み出し実行するが、その実行される命令のアドレスをMMU4が変換してCPU5に取込まれ、命令が実行されることは、周知の事実である。

【0013】さて、ROM1内には、プログラム領域A、B、Cが格納されており、デバックの対象となるプログラム(図2の6デバックポイントを包含する領域であるプログラム領域B)をデバックする必要が生じた時、図2のようにROM1領域内のデバックの対象となるプログラムを含む領域(図2のデバックポイント包含領域6)を制御手段5の命令でメモリ管理装置4内のプログラム領域コピー手段7を用いてRAM3領域内のプログラム領域Xにコピーし、プログラム制御を変更するための命令を、ブレークコード制御手段8を用いて、コピーしたプログラム領域X内に未実装命令(ブレークコード8a)を書き込み、アドレス変換テーブル制御手段9を用いてアドレス変換テーブル10を10aから10bのように書き換える。

【0014】図1のCPU5がデバックポイント包含領域6内のデバックの対象となるプログラムを読み出す動作を実行した時、図1のMMU4がアドレス変換テーブル10を変更し書き換えられたテーブル10bのアドレスと照合することによってRAM3領域のプログラム領域X8のアドレスを参照するようになり、予め書き込んでおいたプログラム制御を変更するための命令を読み出し、デバックを支援するデバッガプログラムに制御を移すことで、あたかもROM1領域のプログラムにソフト

〔図1〕



ウェアブレークポイントを設定したかのように動作させ
ることができる。

[0015]

【発明の効果】以上説明したように、本発明の構成ならびに方法によれば、ROM上のプログラムをターゲットとして、移行制御手段によって、ROM上のプログラムの予め設定した所定のブレークポイントから命令を読み出す代わりに、予め設定した所定のプログラム制御を変更するための命令をRAMから読み出すことにより、プログラムの制御がデバッグへ制御移行されるので、ROM上のプログラムをデバッグすることが可能になる。

【図面の簡単な説明】

【図1】図1は、本発明の実施形態の構成を示すブロック図である。

【図2】図2は、本発明の実施例の動作を示す説明図である。

【符号の説明】

- 1 リードオンリーメモリ (ROM)
 - 2 プログラム命令格納形式
 - 3 ランダムアクセスメモリ (RAM)
 - 4 メモリ管理ユニット (MMU)
 - 5 セントラルプロセッシングユニット (CPU)
 - 6 デバッグポイント包含領域
 - 7 プログラム領域コピー手段
 - 8 ブレークコード制御手段
 - 8 a ブレークコード
 - 9 アドレス変換テーブル制御手段
 - 10 アドレス変換テーブル

[図2]

